laporan akhir 1



Laporan Akhir 1 Modul 1
Percobaan 2


1. Jurnal [Kembali]









2. Alat dan Bahan [Kembali]

a. Gerbang AND

 Gerbang AND merupakan gerbang logika menggunakan operasi perkalian. Bisa dilihat diatas bahwa keluaran akan bernilai 1 jika semua nilai input adalah 1, dan jika salah satu atau lebih input ada yang bernilai nol maka output akan bernilai nol.

b. Gerbang OR


Gerbang OR adalah gerbang logika yang menggunakan operasi penjumlahan. Nilai output bernilai 0 hanya pada jika nilai semua input bernilai 0. Bila dilihat dari rangkaian dasarnya maka didapat tabel kebenaran seperti di atas. Pada gerbang logika OR ini bisa dikatakan bahwa jika salah satu atau lebih input bernilai 1 maka output akan bernilai 1.


c. Gerbang Exclusive OR (X-OR)

X-OR merupakan gerbang OR yang bersifat exlusif, di mana jika hasil penjumlahan inputnya bernilai ganjil maka outputnya bernilai 1 dan jika hasil penjumlahan inputnya bernilai genap maka outputnya bernilai 0.  

d.Logics State

    
Logic State dapat dijadikan sebagai input yang akan memberikan logika 1 dan logika 0. Atau Gerbang Logika (Logic Gates) adalah sebuah entitas untuk melakukan pengolahan  input-input yang berupa bilangan biner (hanya terdapat 2 kode bilangan biner yaitu, angka 1 dan 0) dengan menggunakan Teori Matematika Boolean sehingga dihasilkan sebuah sinyal output yang dapat digunakan untuk proses berikutnya

e.Logic Probe
Logic Probe dijadikan sebagai hasil keluaran atau output. Dimana akan menampilkan logika 0 atau logika 1

f. Switch SPDT

SPDT adalah singkatan dari Single Pole Double Throw. Sederhananya, switch ini memiliki satu input (pole) dan dua output (throw). Fungsinya seperti sebuah saklar yang bisa mengalihkan arus listrik dari satu jalur ke jalur lainnya.



3. Rangkaian Simulasi[Kembali]













4. Prinsip Kerja Rangkaian [Kembali]

Prinsip Kerja:

  1. Input dari Saklar:
    • SW1 hingga SW5 berfungsi sebagai input logika yang dapat diubah-ubah nilainya dengan menggeser posisi saklar.
    • Input B dan D dari saklar SW1 dan SW2 terhubung ke input gerbang XOR (U1), sedangkan input A dari saklar SW3 dan C' (C terinversi) dari saklar SW4 (melalui inverter U7) terhubung ke gerbang AND (U2).
  2. Proses di Gerbang Logika:
    • U1 (XOR Gate): Menghasilkan output logika XOR dari input B dan D. Jika salah satu input (B atau D) adalah "1" dan yang lainnya "0", output akan "1"; jika keduanya sama, output akan "0".
    • U7 (NOT Gate): Menginversi input C menjadi C'.
    • U2 (AND Gate): Menghasilkan output "1" jika semua inputnya (A, C', dan D) adalah "1".
    • U3 (OR Gate): Menerima output dari gerbang XOR (U1) dan AND (U2) dan menghasilkan output "1" jika salah satu dari inputnya adalah "1".
  3. Output:
    • Output akhir (terhubung ke pin output U3) akan menjadi "1" jika salah satu kondisi berikut terpenuhi:
      • XOR antara B dan D menghasilkan "1".
      • AND antara A, C', dan D menghasilkan "1".

5. Video Rangkaian [Kembali]

    Percobaan 2














5. Analisa [Kembali]





Data perhitungan:










5. Link Download [Kembali]
Link Video Rangkaian DIsini



Komentar

Postingan populer dari blog ini